BODE DÜZELTEÇ TASARIMI

bode dilzeltec tasarımı yazan : W. R. W akeland çeviren: H. ö n e r Y urtseveri

Nichols için hiçbir yöntem yoktur. Bu yazıda iste nen evre ilerleten ve evre gerileten evre ilerle ten devrelerin Bode yöntemiyle bir uğraşıda tam olarak bulunması yöntemi verilmektedir. Bu sonuca ikil bir denklemin çözümü yada bir tasarım eğrisi kümesi kullanılarak varılmıştır.

Bode tasarımının amacı istenen kesim sıklığı (ü) ) o ve evre boşluğu (0) bulmaktır. Bu ölçütler çoğun lukla yerleşme zamanı ve aşma ile ilgili zaman bölgesi istemleridir. Evre ilerleten ve evre geri leten evre ilerleten devrelerin sıklık tepkesi eğ rileri açık döngü dizge tepkesini değiştirmek ve istenilen kesim sıklığı ve evre boşluğu bulmak için kullanılır. Şekil 1 örnek birim geri besleme devresini göstermektedir. Ardarda düzelteç Gc ile gösterilmiştir.

UDK: 6 2 1 5 2 3

EVRE İLERLETEN DÜZELTEÇ

Evre ilerleten devrelerin geçiş işlevi (kazanç katsayısını içermeyen)

ÖZET

Geribeslemeli denetim dizgelerinin ardarda düzel tilmesinin ilk kez ortaya çıkmasından bu yana evre ilerleten yada evre gerileten evre ilerleten dev relerin bulunması sınama yanılma işlemi olarak öğretilmektedir. Bu yazı, sınama yanılma yönte mini eleyen, ikil bir denklemin çözümüne yada pa rametrik bir eğri kümesine dayanan bir yöntem sun maktadır. Her iki durum için örnekler verilmiştir.

SUMMARY

Since cascade compensation of feedback control systems has been first presented, the determina tion of the lead or lag lead network has been taught as a trial and error procedure. This correspondance presents a method, based upon the solution of a quadratic eguation or a set of parametric curves, vhich will eliminate this trial and error. Examples for each case are given.

Gc(s) =

'

s

TIs.

(1)

a

ile verilir.

Açık döngü sıklık tepkesi incelendikten sonra

eğer istenilen U) ve O'yı elde etmek için G (s)

nin artı kazanç ve artı evre katkıları olması ge

rektiğine karar verilirse, o zaman evre ilerleten

bir devre istenilen zaman tepkesini sağlayabilir.

G nin kazanç (dB) ve açı (4>) katkıları için c denklemler

P = t g $ = o)T >(a)T/aj)! 1+ (lüT)2/a

dB = 10 log yada

1+ (oıT)2 ı+(f)2 ' a.

(2a)

dB/10 c = 10

(wT)2]/[l+ (ojT/a)2 ] (2b)

GÎRÎŞ

Eniyi ve kesikli dizgeleri ilgilendiren denetim dizge tasarım tekniklerindeki aşamalara rağmen birçok tasarım eski sıklık bölgesi yöntemlerini kullanarak yapılır. Geri beslemeli denetim dizge lerinin ardarda düzeltilmesinin ilk kez çıkmasın dan bu yana evre ilerleten yada evre gerileten ev re ilerleten devrelerin bulunması sınama yanılma işlemi olarak öğretilmektedir [l 6 ] . Tecrübeli tasarımcı için deneme sayısı genellikle küçüktür, fakat öğrenci ve tecrübesizler için başarı ancak birçok kestirimlerden sonra gelir. Kök yereğrisi yaklaşımı kullanarak ardarda devrelerin bulunması için çözümsel yöntemleri Ross, Vlarren, Thaler ve VJakeland [7 9] geliştirmişlerdir, fakat Bode ve

olur. Çözülürse a2(a l)2[(p2 c+l)a2

= 0 (3)

bulunur. Sıfır ve birdeki çok katlı köklerin tasa rıma uygulanamayacağı açık olduğundan, a için çözüm artı olmalıdır ve kolayca gösterilebilir ki dü

Scls)

G (s)

J

W. R. Wakeland, Trinity Univ., San Antonio. H.Öner Yurtseven, Y.Prof.Dr., ODTÜ

Şekil 1. Birim geri beslemeli dizge. 147

20 25

recede tutulabilir. Birinci varsayımın T2'nin he saplanmasında doğru olduğu görülecek, ikincisi Şe kil 3'de gösterildiği gibi çok küçük bir yanılgı doğuracaktır. Evre gp.rileten devrenin varsayılan küçük eksi evre katkısı, evre ilerleten devrenin evre istemine eklenerek gözönüne alınacaktır.

Kazanç katkısı

dB = 20 log a + 1 0 log

yada

a2c l

(6)

1c

Genlik (dB)

Şekil 2. Ardarda düzelteç.

a. Evre ilerleten devreler için artı dB kazanç ve artı devre kullanarak (xsT ve a bulunabilir.

b. Evre gerileten evre ilerleten devreler için eksi dB kazanç ve artı evre a ve I ' bulmak için gereklidir. Daha sonra

kullanılır.

olarak verilir. Burada c = 10 "' •""" dur. Evre iler leten evre katkısı (2a) denkleminde verilmiştir. (2a) ve (6) denklemleri çözülürse

a2(a l)2[(p2c2

2 + 2c 2a+(p2 c+l)] =0 (7) P

bulunur. Evre ilerleten devrede olduğu gibi, kö şeli parantez içindeki ikil terim a için yararlı çözümü verir. Tek bir devre ve artı a için l/c>p2 + l dir. Denklem (6) da a ve w kullanılır sa Ti bulunur. T değişmezi evre gerileten devre 2 nin daha önce varsayılan küçük eksi evre katkısı

<J>2 den bulunabilir.'

(ao)2tg 4> )Tİ+u (a l)T + tg 4> = 0

(8)

zelteç devresi için c > p2 + 1 sağlanmalıdır. Bu ko şul altında, ikil terimin artı ve eksi çözümleri olacaktır, a için uygulanabilir çözüm artıdır. (2) denklemindeki genlik teriminde u ve a kulla nılarak, T,

(U)T)2

a2 a2c

(4)

Burada büyük kök istenilen köktür. Yukarıda veri len işlem evre ilerleten devre işlemi kadar kes tirmedir. Genlik varsayımında küçük bir yanılgı varsa da bu Bode tasarımı için yeterince küçük tür.

Eğer kazanç ekseni eksi dB ve ü)Tı = ~T^f~y

denkleminden bulunabilir. Yukarıda verilen işlem doğru, tam ve kestirmedir. Eğer çizimsel doğruluk yeterli olursa, çözüm hiç bir hesaplama yapmadan Şekil 2'den elde edilebi lir. Eğriler gerekli kazanç ve evre katkılarına göre çizilmiştir. wT ve a değerleri parametrik eğrilerin yardımıyla bulunurlar.

EVRE GERÎLETEN EVRE İLERLETEN DÜZELTEÇ

Evre gerileten evre ilerleten düzelteç devresinin geçiş işlevi

alınırsa, Şekil 2'deki parametrik eğriler kolay lıkla evre gerileten evre ilerleten devre için kullanılabilir. Burada (uTı)' Şekil 2'de okunan değerdir.

ÖRNEKLER

İki örneğin ayrıntıları Çizelge l'de verilmiştir. Zaman bölgesi istemlerini sıklık bölgesi istemle rine dönüştürmek için ikinci dereceden dizge kul lanılmıştır. Her iki örnek için de

K G(s) = s(l+0,2s)(l+0,45s)

1+T s 2

1+Tıs

G (s) = — —

l+aT s

• 1+rTrı=s/a 7 —

olarak verilmiştir. (5)

olarak verilir. Evre gerileten evre ilerleten devrenin istenilen özellikleri eksi kazanç ve ar tı evre katkılarıdır. Geçiş işlevi iki parça ola rak düşünülürse T zaman değişmezini içeren parça evre gerileten ve Ti zaman değişmezini içeren parça da evre ilerleten devredir. Çözümlemede, ilk olarak evre gerileten devrenin evre katkısı (<p ) çok küçük eksi değer alırsa ve ikinci olarak gene evre gerileten devrenin kazanç katkısı 20 log a alınırsa, çoklu terimler dördüncü de

SONUÇ

Bode tasarımı yaklaşımı ile evre ilerleten yada evre gerileten evre ilerleten ardarda düzelteç bulunmasında artık sınama yanılma işlemlerine ge rek yoktur. Açık döngü sıklık tepkesi sayısal_ bilgisayarla kolayca elde edilir. Bu yazıda veri len tümüyle çözümsel işlemler için bilgisayar programları yazılabilir, düzelteç ve kapalı döngü dizge zaman tepkesi denetlenebilir. Bu tür bir program yazar tarafından geliştirilmiştir.

ELEKTRİK MÜHENDİSLİĞİ 243 148

Evre İlerleten

Aşma

Yerleşme zamanı, %2

Hız yanılgı değişmezi

Kesme s ı k l ı ğ ı wc Evre boşluğu Kazanç değişmezi K G(jwc) genliği G(jwc) evresi Varsayılan (J>2 ÜJC de gerekli kazanç wc de gerekli evre c

P a

Ti

T2 Gerçek tepke

Z 10

2,4

2,4 58,6° 2,4

4,2 dB 162,2°

4,2 dB 41,2° 2,63 0,88 6,4 0,55

%9

Evre Gerileten Evre İ l e r l e t e n

% 10

9 san

3* 58,6° 24 12,22 dB 174,4°

3°

12,22 dB

56°

0,06 1,48 11,21 0,88 5,791

% 9.2

Gerçek tepke yerleşme zamanı

8,5 san

* Kesme sıklığı ü)c, 2,4 yerine, evre gerileten devrelerle ilgili deneyler ve ikinci derece yaklaşımlardan dolayı 3 alındı.

Çizelge 1.

Eğer çizimsel doğruluk yeterli görülürse, Şekil 2' deki parametrik eğriler kullanılarak daha çabuk tasarım yapılabilir. wT ve a değerlerini veren desibel ve evre giriş çizelgeleri üretilerek doğ ruluk artırılabilir. Bu tür çizelgeler üretilmiş ve bir rakamlık doğruluk kolaylıkla elde edilmiş tir.

Bode yaklaşımı, istenilen zaman tepkesini, ikin ci derece baskın köklere dayandığı için tam ola rak garantilemez ise de düzeltecin hemen buluna bilmesi Bode yaklaşımının çekiciliğini artırmak tadır.

KAYNAKLAR

[l] James H., N.Nichols and R.Phillips, Theory of Servomeehanisms, New York, McGraw Hill, 1947.

[2] Thaler G., R.Brotm, Servomechanisms Analysis, New York, McGraw Hill, 1953.

[3] Toro v.Del, S.Parker, P r i n c i p l e s of Control Systems Engineering. New York, McGraw Hill, 1960.

[4] D'Azzo J., C.Houpis, Feedback Control System Analysis and Synthesis. New York, McGraw Hill, 1966.

[5j Watkins B., Introduction to Control Systems. New York, McMillan, 1969.

[ö] Dorf R., Modern Control Systems. Reading, MA: Addison Wesley, 1974.

[7] Ross E., T.Vlarren and G. Thaler, "Design of servo compensation based on the root locus approach", AIEE Trans.Applications to Industry, Cilt 79, s.272 277, 1960.

[8] Makeland VI., "Analytic technique for root locus compensation with quadratic factors", IEEE Tranc. Automatic Control, Cilt AC 12, s.631 632, Ekim 1967.

[9] V/akeland W., "New analytic techniques for root locus compensation", in Proc. First Asilomar Conf. Circuits and Systems, s.562 572, 1967.

ı,s

\

Evrt gtrilct*n acı katkın

vs1 •

} f 5°

0 123 5

10 15 20

Şekil 3. Genlik yanılgı yüzdesi. Eğriler, değişik a değerleri için evre gerileten devre genlik katkısı 20 log a varsayılarak yanılgı yüzdesini göstermektedir.

TERİMLER DÎZÎNÎ ardarda : cascade aşma : overshoot eniyi : optimal evre boşluğu : phase margin evre i l e r l e t e n : phase lead evre gerileten : phase lag geri besleme : feedback i k i l : çjruadratic kazanç boşluğu : gain margin kök yereğrisi : root locus sınama yanılma : trial and error tasarım : design yerleşme zamanı : settlinş; time