Katılımcıların eğitime gelirken kendi kişisel bilgisayarlarını, Xilinx Vivado Design Suite programının ücretsiz kullanım lisansına sahip WebPACK versiyonunu indirerek eğitime hazır halde getirmesi gerekmektedir.
Online kayıt için TIKLAYINIZ.
Tarih: 17-19-20-21 Nisan 2017
Saat: 10.00-17.00
Yer: EMO Ankara Şubesi Eğitim Merkezi Bilgisayar Dersliği
Eğitimin İçeriği
1. Giriş
FPGA Nedir?
Neden FPGA?
FPGA Nasıl Programlanır?
VHDL Hakkında
Sayı Sistemleri
2. Kullanılan Yazılım
Xilinx Vivado Yazılımı Arayüz Tanıtımı
Yeni Proje Oluşturma ve Simülasyon
Temel VHDL Bileşenleri, VHDL Operatörleri ve Nitelikleri
VHDL Kodunun Bölümleri
Kütüphane Bildirimi (Library)
Varlık Bildirimi (Entity)
Mimari (Architecture)
VHDL Operatörleri ve Nitelikleri (Attributes)
Mantıksal Operatörler
İlişkisel Operatörler
Toplama, Çıkarma ve Ekleme Operatörleri
Çarpma, Bölme, Mod ve Artan Operatörleri
Operatörlerin Kullanımı
Nitelikler (Attributes)
4. VHDL Veri Nesneleri
signal Veri Nesnesi
variable Veri Nesnesi
constant Veri Nesnesi
Veri Tipleri
bit ve bit_vector Tipleri
std_logic ve std_logic_vector Tipleri
signed ve unsigned Tipleri
Tip Dönüşümleri
Diziler
5. Eş Zamanlı Atama İfadeleri
Basit Sinyal Atamaları
Others Kullanarak Sinyal Değeri Atama
Seçilmiş Sinyal Atama
Şartlı Sinyal Atamaları
Generate İfadeleri
6. Sıralı Atama Sözdizimleri
If Sözdizimi
Saat Darbesi (Clock) Kullanımı
Process Sözdizimi
Case Sözdizimi
7. Alt Devreler, Alt Programlar ve Paketler
VHDL`de Alt Devre Tanımlama - PORT MAP Kullanımı
Generic Kullanarak Entity Tanımlama
Function
Procedure
VHDL`de Package Kullanımı
